用于简化输入信号的装置的制造方法

2024-12-29 151次浏览

用于简化输入信号的装置的制造方法
【技术领域】
[0001]本公开的示例性实施例一般涉及用于简化输入信号的装置。
【背景技术】
[0002]在本【背景技术】中公开的信息仅用于增强对本公开的一般背景的理解，而不应视为承认或以任何形式表明，该信息构成对本领域的技术人员已知的现有技术。
[0003]通常，可编程逻辑控制器(PLC)的高速计数器模块是这样的模块:其配置为起到对无法通过一般的计数器命令计数的脉冲发生器或译码器的快速脉冲信号进行计数的作用。
[0004]图1是示出根据现有技术的PLC高速计数器的结构的框图。
[0005]参照图1，输入电路20将通过译码器10所产生的高速脉冲信号转换为用于传送到微处理单元(MPU) 30的外部中断端口的CMOS级信号。当连接到输入电路20的外部中断端口的信号上升或下降，也就是在上升沿和下降沿时，MPU 30响应于译码器10的脉冲输入模态而对电流值进行加、减或不作任何操作地忽略。
[0006]图2是示出根据现有技术的PLC高速计数器的输入电路20的框图。
[0007]参照图2，来自外部连接器的译码器10的A相和B相的信号转被换为CMOS信号，其依次传送至MPU 30的A相和B相外部中断端口。
[0008]图3a至3f是示出六个不同输入模态及其根据译码器10的类型的操作的示意图。下文中，为了方便，第一模态指代I相位/2输入/I倍的模态，第二模态指代I相位/2输入/2倍的模态，第三模态指代CW(顺时针)/CCW(逆时针)模态，第四模态指代2相位/I倍的模态，第五模态指代2相位/2倍的模态，并且第六模态指代2相位/4倍的模态。后面将说明第一模态至第六模态的详细操作。
[0009]图4是示出当在PLC高速计数器中的MPU 30的外部中断端口中产生中断时的根据现有技术的中断处理的流程的流程图。图4a示出了在A相产生中断的情况，而图4b示出了在B相产生中断的情况。
[0010]参照图4a和图4b，当在A相产生中断时，MPU 30以通过每次在第一至第六模态中产生中断的哪一模态重复来判定的方法来操作。此外，当在B相产生中断时，MPU 30以通过每次在第三模态和第六模态之间产生中断的哪一模态重复来判定的方法来操作。因此，当产生中断时，MPU 30通过每次重复输入模态对应的何种模态来判定。
[0011]同时，无论何时检测到连接到外部中断端口的输入信号的上升沿或下降沿时，MPU30都暂时停止PLC扫描程序，并且在中断产生后执行高速计数器处理程序。因此，根据现有技术，当检测到输入模态的边沿时，响应于与输入模态一致的图4a和图4b中所示的处理性能而延长中断处理时间，并且当输入脉冲串(列)的速度增大时，由于中断处理的延迟，导致MPU的资源过度地且不利地被占用。其结果的另一缺陷是PCL扫描程序的处理速度减慢。

【发明内容】

[0012]本发明公开已作为解决前述的现有技术的缺陷/问题而做出并且因此本发明的一些实施例的目标是提供用于简化输入信号的装置。
[0013]在本公开的一个总方案中，提供了一种用于简化输入信号的装置，其配置为通过将输入转换为单信号来向MPU (微处理单元)输入PLC高速计数器模块中的输入电路的输出，所述装置包括:
[0014]第一检波器，其配置为通过检测参考信号的上升沿或下降沿来输出响应于上升沿和下降沿的单脉冲，所述参考信号为响应于高速计数器模块的工作模态的加计算或减计算的参考；
[0015]第二检波器，其配置为从所述第一检波器的输出来检测配置为响应于高速计数器模块的工作模态而执行实际的加计算或减计算的上升沿或下降沿的脉冲；以及
[0016]开关单元，其配置为利用加计算或减计算来输出所述第二检波器的输出。
[0017]优选地，但非必要地，所述第一检波器可以包括:第一振荡单元，其配置为通过检测第一输入的上升沿来输出信号脉冲；第二振荡单元，其配置为通过检测第一输入的下降沿来输出信号脉冲；第三振荡单元，其配置为通过检测第二输入的上升沿来输出信号脉冲；第四振荡单元，其配置为通过检测第二输入的下降沿来输出信号脉冲；以及边沿检测器(edge detector)，其配置为响应于工作模态而仅检测来自第一振荡单元至第四振荡单元的参考信号的输出。
[0018]优选地，但非必要地，所述工作模态可以包括I相位/2输入/I倍方法的第一模态、I相位/2输入/2倍方法的第二模态、CW/CCW方法的第三模态、2相位/I倍方法的第四模态、2相位/2倍方法的第五模态、2相位/4倍方法的第六模态中的任意一个模态。
[0019]优选地，但非必要地，所述开关单元可以包括:2比特开关，其配置为通过接收2比特输入而响应于控制信号来执行一对一连接或交叉连接；以及开关控制器，其配置为通过输出响应于所述工作模态的加计算或减计算来控制所述2比特开关。
[0020]优选地，但非必要地，控制信号可以通过使用MPU的通用输出端口来发送到第一检波器、第二检波器和开关单元。
[0021]优选地，但非必要地，所述边沿检测器可以响应于工作模态而将不是参考信号的输入移除。
[0022]优选地，但非必要地，所述边沿检测器可以响应于工作模态而将对应于参考信号的输出进行组合。
[0023]根据本公开的用于简化输入信号的装置具有的有益效果在于，通过简化高速计数器输入信号能够简化MPU的中断处理。其他的有益效果在于，通过简化MPU的中断处理能够提升加计算或减计算的处理速度。
[0024]另外的有益效果在于，通过选择性地仅发送响应于单稳态多振荡器和简单逻辑电路的每个输入模态下传送的脉冲串，能够提高MPU的效率并且能够大幅简化中断处理程序。
【附图说明】
[0025]附图仅通过示例而非限制的方式图示了根据本构思的一个或多个示例性实施例。在图中，相同的附图标记指代相同或相似的元件。
[0026]因此，将参照所附示例性图示，通过下面的一些示例性实施例的详细说明书，将更容易理解各种潜在的实际且有用的实施例，其中:
[0027]图1是示出根据现有技术的PLC高速计数器的结构的框图；
[0028]图2是示出根据现有技术的PLC高速计数器的输入电路20的一般构造框图；
[0029]图3a至3f是示出六个不同输入模态及其与译码器的类型一致的操作的示意图；
[0030]图4a和图4b是示出当在PLC高速计数器中的MPU 30的外部中断端口中产生中断时的常规的中断处理的流程的流程图；
[0031]图5是示出根据本公开的示例性实施例的包括有用于简化输入信号的装置的PLC高速计数器的结构的示意图；
[0032]图6是示出根据本公开的示例性实施例的用于简化输入信号的装置100的结构框图；
[0033]图7a和图7b是示出根据本公开的用于简化输入信号的装置100的第一至第五振荡单元111、112、113、114、115的每个的内部结构的示意图；
[0034]图8a和图Sb是示出根据本公开的用于简化输入信号的装置100中的开关单元130的2比特开关132的内部结构的不意图和真值表；
[0035]图9是示出根据本公开的示例性实施例的用于简化输入信号的装置100的内部电路的不意图；
[0036]图10是示出根据本公开的示例性实施例的用于简化输入信号的装置100中的用于逻辑电路控制的MPU 30的每个输入模态的通用输出端口值的示意图；
[0037]图11至图16是示出在第一至第六模态下第一检波器110、第二检波器120、开关控制器131、2比特开关132的输出的波形的示意图。
【具体实施方式】
[0038]下文将参照图示一些示例性实施例的附图来更具体地描述多种示例性实施例。本发明的构思可以体现为多种不同的形式，但并不被示出的示例性实施例所限制。更确切地，所描述的方案旨在涵盖所有落在本公开的范围和新颖构思内的替代例、改进例和变型例。
[0039]在下文中，将参照附图详细描述根据本发明的示例性实施例。
[0040]根据本公开的示例性实施例的输入信号简化装置应用于PLC高速计数器以通过简化6种模态的信号来提升处理速度。因此，将首先详细描述图1的MPU 30中6种模态的操作。
[0041]如前述的图3a至图3f是示出与译码器的类型一致的六个不同输入模态及其操作的示意图。
[0042]图3a示出了 I相位/2输入/I倍方法的第一模态，其中当B相输入脉冲为断(OFF)且A相中产生上升沿时计数器加，并且当B相输入为通(ON)且A相中产生下降沿时计数器减。
[0043]图3b示出了 I相位/2输入/2倍方法的第二模态，其中当B相输入脉冲为OFF且A相中产生上升沿时计数器加，计数器加，且当产生下降沿

文档序号 : 【 8411756 】

技术研发人员：朴康羲
技术所有人：LS产电株式会社

备注：该技术已申请专利，仅供学习研究，如用于商业用途，请联系技术所有人。
声明 ：此信息收集于网络，如果你是此专利的发明人不想本网站收录此信息请联系我们，我们会在第一时间删除

朴康羲丨LS产电株式会社