双路输出频率可调独立硬件黄闪控制器的制造方法
[0028]集成芯片IC3型号为MM74HC161，通过JP15到JP19跳线就可以完成基准时钟的I到8分频，通过这一级预分频就可以扩大后续频率的范围，尽可能多的满足用户的需求。
[0029]如图6所示，所述计数分配电路中集成芯片IC4的第十六脚与电源VCC相连；集成芯片IC4的第十四脚与所述可调时钟分频电路中的输出SI相连；集成芯片IC4的第十三脚与集成芯片IC4的第十五脚及电阻R15的一端相连；电阻R15的另一端与集成芯片IC4的第八脚及系统地相连；集成芯片IC4的第十二脚通过电阻R16与系统地相连；集成芯片IC4的第三脚与所述触发反转电路中集成芯片IC5A的第八脚相连；集成芯片IC4的第二脚、第四脚、第七脚、第十脚分别与第一跳针JP1、第二跳针JP2、第三跳针JP3、第四跳针JP4的一端相连；集成芯片IC4的第五脚、第六脚、第九脚、第^^一脚分别与第六跳针JP6、第七跳针JP7、第八跳针JP8、第九跳针JP9的一端相连，也分别与第十跳针JP10、第^^一跳针JPll、第十二跳针JP12、第十三跳针JP13的一端相连；集成芯片IC4的第一脚与第五跳针JP5的一端及集成芯片IC5B的第一脚相连；第一跳针JPl的另一端、第二跳针JP2的另一端、第三跳针JP3的另一端、第四跳针JP4的另一端、第五跳针JP5的另一端、第六跳针JP6的另一端、第七跳针JP7的另一端、第八跳针JP8的另一端、第九跳针JP9的另一端相连后通过电阻R18与系统地相连，也作为Kl信号输出与所述触发反转电路中的五集成芯片IC5的第十一脚相连；第十跳针JPlO的另一端、第十一跳针JPll的另一端、第十二跳针JP12的另一端、第十三跳针JP13的另一端、第十四跳针JP14的另一端通过电阻R20下拉到系统地，并且也作为输出信号K2与集成芯片IC5B的第四脚相连；集成芯片IC5A的第九脚及第十二脚与所述基准时钟信号发生电路的输出CLK相连；集成芯片IC5A的第十脚通过电阻R17上拉到电源VCC ;集成芯片IC5B的第十三脚通过电阻R19上拉到电源VCC ;集成芯片IC5A的第五脚与集成芯片IC2的第六脚(与门IC2B输入端)相连；集成芯片IC5B的第三脚与集成芯片IC2的第九脚(与门IC2C输入端)相连；集成芯片IC2的第五脚(与门IC2B输入端)与电阻R21的一端及输入使能信号ENl相连；电阻R21的另一端与电源VCC相连；集成芯片IC2的第八脚(与门IC2C输入端)与电阻R22的一端及输入使能信号EN2相连；电阻R22的另一端与电源VCC相连；集成芯片IC2的第四脚(与门IC2B输出端)作为输出信号DRVl与所述功率驱动电路的一输入相连；集成芯片IC2的第十脚(与门IC2C输出端)作为输出信号DRV2与所述功率驱动电路的另一输入相连。
[0030]集成芯片IC5采用MM74HC107。集成芯片IC4采用十进制计数器MM74HC4017，这一级是在所述可调时钟分频电路输出的基础上做进一步的分频，可以把频率分的更小，而且还能分出两路独立的驱动信号。通过短接不同的跳线为两路输出提供不同的频率。
[0031]如图7所示，所述功率驱动电路中，电阻R23的一端与电阻R24的一端相连后与触发反转电路的输出DRVl相连；电阻R24的另一端与系统地相连；电阻R23的另一端与二极管D8的负极相连后与三极管Ql的基极相连，二极管D8的正极与系统地相连；三极管Ql的集电极通过电阻R26与三极管Q2的基极相连，三极管Ql的集电极与电阻R25 —端及电容C13的一端相连；三极管Ql的发射极与系统地相连；电阻R25另一端与电源VCC相连，电容C13的另一端与系统地相连；三极管Q2的集电极与光耦OPl的第二脚相连；三极管Q2的发射极与系统的地相连；光親OPl的第一脚与电阻R27的一端及电阻R28的一端相连；电阻R27的另一端与电源VCC相连；电阻R28的另一端与发光二极管LED2的负极相连；发光二极管LED2的正极与电源VCC相连；光耦OPl的第六脚通过电阻R29与双向可控硅TRl的一个主端子及交流输入端ACin相连；光耦OPl的第四脚与双向可控硅TRl的门极及电阻R30的一端相连；电阻R30的另一端与双向可控硅TRl的另一个主端子、电容C15的一端、压敏电阻MV2的一端、保险丝F2的一端相连；电阻R31的一端与交流输入端ACin相连，电阻R31的另一端与电容C15的另一端相连；压敏电阻MV2的另一端也与交流输入端ACin相连；保险丝F2的另一端作为交流输出信号ACoutl与外部黄灯相连。电阻R32的一端与电阻R33的一端相连后与触发反转电路的输出DRV2相连；电阻R33的另一端与系统地相连；电阻R32的另一端与二极管D9的负极相连后与三极管Q3的基极相连，二极管D9的正极与系统地相连；三极管Q3的集电极通过电阻R35与三极管Q4的基极相连，三极管Q3的集电极也与电阻R34 —端及电容C14的一端相连；三极管Q3的发射极与系统地相连；电阻R34另一端与电源VCC相连，电容C14的另一端与系统地相连；三极管Q4的集电极与光耦0P2的第二脚相连；三极管Q4的发射极与系统的地相连；光耦0P2的第一脚与电阻R36的一端及电阻R37的一端相连；电阻R36的另一端与电源VCC相连；电阻R37的另一端与发光二极管LED3的负极相连；发光二极管LED3的正极与电源VCC相连；光耦0P2的第六脚通过电阻R38与双向可控硅TR2的一个主端子及交流输入端ACin相连；光耦0P2的第四脚与双向可控硅TR2的门极及电阻R39的一端相连；电阻R39的另一端与双向可控硅TR2的另一个主端子、电容C16的一端、压敏电阻MV3的一端、保险丝F3的一端相连；电阻R40的一端与交流输入端ACin相连，电阻R40的另一端与电容C16的另一端相连；压敏电阻MV3的另一端也与交流输入端ACin相连；保险丝F3的另一端作为交流输出信号Acout2与外部黄灯相连。
[0032]双向可控硅驱动光耦OPl和0P2采用M0C3041，双向可控硅TRl和双向可控硅TR2采用BTA41A，ACin是接市电的火线，ACoutl或ACout2接黄灯输入的火线，黄灯输入的零线接市电的零线，这样功率驱动电路就可以按照规律驱动黄灯闪烁。
【主权项】
1.双路输出频率可调独立硬件黄闪控制器，其特征是:包括与市电连接的交流EMI滤波电路、AC-DC电路、基准时钟信号发生电路、可调时钟分频电路、计数分配电路、触发反转电路、功率驱动电路；所述交流EMI滤波电路的输出端分别连接AC-DC电路的输入端，以及基准时钟信号发生电路的输入端；所述基准时钟信号发生电路输出的时钟信号分别连接可调时钟分频电路的时钟信号输入端，以及触发反转电路的时钟信号输入端；可调时钟分频电路的输出信号连接计数分配电路；所述计数分配电路的输出信号分别连接触发反转电路的输入端；触发反转电路的输出连接功率驱动电路的输入端； 所述AC-DC电路为系统提供5V的直流电源VCC，基准时钟信号发生电路为系统提供一个稳定的基准时钟，可调时钟分频电路将基准时钟分频，计数分配电路将分频后的时钟信号做计数分配处理，提供两路独立可调的时钟信号，这两路时钟信号作为触发反转电路的输入信号；触发反转电路完成信号持续的高、低电平转换，并且把这两路不规则的时钟信号转变成两路50%占空比的PWM信号；功率驱动电路再将这两路驱动能力弱小的PWM信号转换成两路强电信号输出，有规律的驱动两路黄灯闪烁。
2.如权利要求1所述双路输出频率可调独立硬件黄闪控制器，其特征是，所述基准时钟信号发生电路包括光耦隔离电路和信号调整使能电路，光耦隔离电路的输出连接信号调整使能电路，从交流的强电中分离出时钟信号。
3.如权利要求1所述双路输出频率可调独立硬件黄闪控制器，其特征是，所述可调时钟分频电路是由一个同步计数器组成，完成基准时钟的I?16分频。
4.如权利要求1所述双路输出频率可调独立硬件黄闪控制器，其特征是，所述计数分配电路由一个计数器组成。
5.如权利要求1所述双路输出频率可调独立硬件黄闪控制器，其特征是，所述触发反转电路包括两路独立的触发器电路，每路触发器电路中，JK触发器的输出连接与门的一个输入，与门另一个输入连接使能信号；计数分配电路的输出信号分别连接到两路JK触发器的J、K信号输入端，两个与门分别输出PWM信号。
6.如权利要求1所述双路输出频率可调独立硬件黄闪控制器，其特征是，所述输出驱动电路包括:电阻R23的一端与电阻R24的一端相连后与触发反转电路的输出DRVl相连，电阻R24的另一端与系统地相连；电阻R23的另一端与二极管D8的负极相连后与三极管Ql的基极相连，二极管D8的正极与系统地相连；三极管Ql的集电极通过电
文档序号 :
【 8396539 】
技术研发人员：何通,韩晶
技术所有人：江苏大为科技股份有限公司
备 注：该技术已申请专利，仅供学习研究，如用于商业用途，请联系技术所有人。
声 明 ：此信息收集于网络，如果你是此专利的发明人不想本网站收录此信息请联系我们，我们会在第一时间删除
技术研发人员：何通,韩晶
技术所有人：江苏大为科技股份有限公司
备 注：该技术已申请专利，仅供学习研究，如用于商业用途，请联系技术所有人。
声 明 ：此信息收集于网络，如果你是此专利的发明人不想本网站收录此信息请联系我们，我们会在第一时间删除